PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10-253942 (43)Date of publication of application: 25.09.1998

(51)Int.CI. G02F 1/133 G02F 1/136

G09G 3/36


(21)Application number: 09-059628 (71)Applicant: ADVANCED DISPLAY:KK

(22)Date of filing: 13.03.1997 (72)Inventor: SHIBATA SUSUMU

(54) LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress a crosstalk by setting the timing when a gate pulse is changed to have a high level in a setup period when the output resistance of a source driving circuit becomes a high resistance to compensate the difference between arrival voltages of common voltage due to the difference of display contents. SOLUTION: Liquid crystal display is performed by turning on and off thin film transistors for every pixel while inputting a scanning signal to scanning lines and also inputting a display data signal to signal lines. At this time, the difference from an arrival voltage Vcom. A as to a gate bus line including a pixel A, in which the delay of the arrival voltage Vcom of a common voltage is not generated, is compensated by overshooting an arrival voltage Vcom.B as to a gate bus line including a pixel B, in which the delay of the arrival voltage Vcom of the common voltage is generated. That is, the arrival voltage Vcom.B of the gate bus line including the pixel B is made to be over-shoot by changing over the output resistance of the source driving circuit to the high resistance



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

while changing an output control signal Lp to be at a low level.

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-253942

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl. 6		識別記号	FΙ			
G02F	1/133	5 5 0	G 0 2 F	1/133	550	
	1/136	500		1/136	500	
G 0 9 G	3/36		G 0 9 G	3/36		


(21)出願番号 特願平9-59628 (71)出願人 595059056 株式会社アドパンスト・ディスプレイ (22)出顧日 平成9年(1997)3月13日 熊本県菊池郡西合志町御代志997番地 (72)発明者 柴田 晋 熊本県菊池郡西合志町御代志997番地 株式会社アドパンスト・ディスプレイ内 (74)代理人 弁理士 朝日奈 宗太 (外1名)			客查請求	未請求 請求項の数7 OL (全 8 頁)
(22)出顧日 平成9年(1997)3月13日 熊本県菊池郡西合志町御代志997番地 (72)発明者 柴田 晋 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内	(21)出願番号	特願平9-59628	(71)出顧人	595059056
(72)発明者 柴田 晋 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内	(00) (USST)	W-P o Fr (1000) o F10 F		
熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内	(22)出顧日	平成9年(1997)3月13日	(72) 登明者	
			(12/)2917	
(74)代理人 弁理士 朝日奈 宗太 (外1名)				式会社アドバンスト・ディスプレイ内
			(74)代理人	弁理士 朝日奈 宗太 (外1名)

(54) 【発明の名称】 液晶表示装置およびその駆動方法

(57)【要約】

【課題】 コモン電圧の到達電圧の差を補償してクロストークを抑制しうる液晶表示装置およびその駆動方法を提供する。

【解決手段】 本発明の液晶表示装置は、複数本の走査線、複数本の信号線、および画素ごとに薄膜トランジスタが設けられてなる基板と、共通電極が設けられてなる対向基板と、液晶と、走査線駆動回路と、信号線駆動回路とからなる液晶表示装置であって、前記走査信号がハイレベルに変化するタイミングが、前記信号線駆動回路の出力が高抵抗となる期間である準備期間内に設定されてなる。また、本発明の液晶表示装置の駆動方法は、前記画素のうちコモン電圧の到達電圧が遅延を生じている画素について、当該画素についての到達電圧をオーバーシュートさせて、到達電圧が遅延を生じていない画素についての当該到達電圧との差を補償してクロストークを抑制する。



2

【特許請求の範囲】

【請求項1】 走査信号が入力される複数本の走査線、 該複数本の走査線と交差しており、かつ、表示データ信 号が入力される複数本の信号線、および前記走査線と前 記信号線とのそれぞれの交点に能動素子としての薄膜ト ランジスタが設けられてなる基板と、共通電極が設けら れてなる対向基板と、前記基板および前記対向基板のあ いだに介在されてなる液晶と、前記走査信号を前記走査 線に出力する走査線駆動回路と、前記表示データ信号を 前記信号線に出力する信号線駆動回路とからなる液晶表 示装置であって、前記走査信号がハイレベルに変化する タイミングが、前記信号線駆動回路の出力が高抵抗とな る期間である準備期間内に設定されてなることを特徴と する液晶表示装置。

1

【請求項2】 前記タイミングが、前記準備期間の開始の時点よりも 0.5μ s後から前記準備期間の終了する 0.5μ s前までに設定されてなる請求項1記載の液晶表示装置。

【請求項3】 前記タイミングが、前記準備期間の開始 の時点よりも 0.5μ s後から 1.5μ s後までに設定 20 されてなる請求項1記載の液晶表示装置。

【請求項4】 前記準備期間の長さが1~5μsである 請求項1記載の液晶表示装置。

【請求項5】 複数本の走査線および複数本の信号線ならびに画素ごとに薄膜トランジスタが設けられてなる基板と、共通電極が設けられてなる対向基板と、液晶とからなる液晶表示装置の駆動方法であって、(1)前記共通電極にコモン電圧を供給し、(2)前記走査線に走査信号を入力し、かつ前記信号線に表示データ信号を入力して前記画素ごとに前記薄膜トランジスタをオンオフして液晶表示し、(3)前記画素のうちコモン電圧の到達電圧が遅延を生じている画素を含む走査線についての到達電圧をオーバーシュートさせることにより、到達電圧が遅延を生じていない画素を含む走査線についての到達電圧との差を補償してクロストークを抑制することを特徴とする駆動方法。

【請求項6】 前記表示データ信号を供給する信号線駆動回路の出力抵抗を高抵抗に切りかえることによって、前記到達電圧が遅延を生じている画素を含む走査線につ 40 いての当該到達電圧をオーバーシュートさせる請求項5 記載の駆動方法。

【請求項7】 前記信号線駆動回路の出力抵抗を高抵抗 に切りかえる期間である準備期間の長さが $1\sim5~\mu$ s である請求項6 記載の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ 子)に生じるパルス電圧がハイレベルになるとTFTか (thin film transistor、以下、単にTFTという)に オン状態となり、ソースバスラインに印加された表示ラよって駆動される液晶表示装置 (liquid crystal displ 50 一夕信号により表示電極 2 が充電されることによって、

ay、以下、単に、LCDという) およびその駆動方法に 関する。

[0002]

【従来の技術】図2は、薄膜トランジスタによって駆動される液晶表示装置(TFT-LCD)の一般的な等価回路を示す説明図である。図2において、1はTFT、2は表示電極、3は共通電極である対向電極である。

【0003】従来の液晶表示装置は、主として、いずれも図示しないが、ガラスなどからなる基板と、対向基板と、クロム、アルミニウム、酸化インジウムすず(Indium Tin Oxide、ITO)などからなる電極と、窒化シリコン(SiNx)からなる絶縁膜と、アモルファスシリコン(a-Si)からなるTFTと、液晶と、走査線駆動回路(以下、ゲート駆動回路ともいう)と、信号線駆動回路(以下、ソース駆動回路ともいう)とによって構成される。

【0004】前記基板上には、複数本の信号線すなわちソースバスラインX1, X2, ……, Xm (mは正の整数であり、カラー表示のLCDでは、通常は640×3、800×3、1024×3または1280×3などの整数) および前記複数本のソースバスラインに交差している複数本の走査線すなわちゲートバスラインY1, Y2, ……, Yn (nは正の整数であり、通常は480、600、768または1024などの整数) が設けられている。

【0005】さらに、前記基板上には、前記ソースバスラインおよび前記ゲートバスラインによって区画される領域すなわち画素ごとに1個ずつ、画素の中央部に表示電極と、ソースバスラインとゲートバスラインの交点に能動素子としてのTFTが設けられている。

【0006】また、前記対向基板上に、共通電極が設けられており、前記液晶は前記基板および前記対向基板のあいだに介在するように構成されている。

【0007】走査線駆動回路と信号線駆動回路は、前記 ゲートバスラインやソースバスラインと接続しうるよう に前記基板の周囲に設けられる。

【0008】つぎに、かかる液晶表示装置の駆動方法について説明する。まず、前記共通電極にコモン電圧が供給される。つぎに、前記信号線のそれぞれには表示データ信号Vs(以下、単にデータ信号ともいう)がそれぞれ信号線駆動回路から同一タイミングで印加され、走査線のそれぞれにはTFT1をオン、オフするための走査信号すなわちゲートパルスVgがそれぞれ走査線駆動回路から線順次に印加される。ここで、線順次とは、たとえば、ゲートバスラインY1,Y2,……,Ynが配設されている順にということである。このゲートパルスが印加されるゲート端子(ゲートバスラインの入力端子)に生じるパルス電圧がハイレベルになるとTFTがオン状態となり、ソースバスラインに印加された表示データ信号により表示電極2が充電されることによって

液晶の光透過状態が変わって、液晶表示が行われる。

【0009】つぎに、データ信号の交流化の方法につい て説明する。一般に、TFT-LCDではデータ信号を 交流化することにより、液晶に印加する電圧を交流化し てTFT-LCDを駆動している。このデータ信号の交 流化の周期のきめ方には、1水平走査期間 t H毎にデー タ信号の極性を反転させるライン反転方式と、1フレー ム期間 t F 毎にデータ信号の極性を反転させるフレーム 反転方式とがある。最近、LCDの利用が増大しつつあ るノートパソコン等には低消費電力型のTFT-LCD が好んで使用される。低消費電力を達成するための効果 的な方法としては、データ信号の交流化タイミングに同 期させて、対向電極3に供給されるコモン電圧Vcom を交流化することによりデータ信号の振幅を低減させる 方法が一般的である。このようにコモン電圧を交流化さ せる駆動方式のばあいは、フレーム反転方式を採用する とフリッカが発生しやすい。

【0010】このようなフリッカが発生しやすい理由を 説明する。LCDはデータ信号を交流化して駆動してい るが、厳密にはデータ信号の極性により、液晶に印加さ れる電圧が異なる。通常、LCDのフレーム周波数は6 OHzであり、各画素単位でデータ信号の極性を見ると 正極性と負極性の電圧が60Hzずつ30Hzを周期と して繰り返すことになり、わずかの輝度変動が30Hz 周期で繰り返すことになり、フリッカの原因となる。こ のフリッカ発生対策の具体的方法として、①隣接するソ ースバスラインのデータ信号の極性を逆にし、各ソース バスラインのデータ信号の反転周期を60Hzとしたソ ースライン反転方式(コモン電圧はDC)、②隣接する ゲートバスラインに対応するデータ信号の極性を逆にす るライン反転方式(コモン電圧はDC、AC共に可)、 ③①と②を組み合わせたドット反転方式(コモン電圧は DC)などの反転方式を用いることにより、30Hz周 期の輝度変動をマクロ的に相殺することにより、フリッ カを抑制している。前述した「フレーム反転方式でコモ ン電圧を交流化させる」方法では各フレーム毎に画面全 体でデータ信号の極性が同じとなるためフリッカが発生 する。このような理由から、tH毎にデータ信号および コモン電圧の極性を反転させるラインコモン反転方式が よく採用される。

【0011】つぎに、ラインコモン反転方式における信 号タイミングの決め方について説明する。図3は、ライ ンコモン反転方式の1水平期間における信号タイミング チャート図である。のちに説明するある画素について、 図3の(a)は走査信号すなわちゲートパルスVg、図 3の(b)は出力制御信号LP、図3の(c)はコモン 電圧の到達電圧Vcomを、それぞれ出力レベルの高低 により、図式的に示しており、図3の(c)の、Vco m・Aは、画素Aにかかわる到達電圧、すなわち、ある 画素Aを含むゲートバスラインの到達電圧であり、Vc

om・Bは、画素Bにかかわる到達電圧、すなわち、あ る画素Bを含むゲートバスラインの到達電圧である。こ こでは、画素Aが、到達電圧が遅延を生じていない画素 であり、画素Bが、到達電圧が遅延を生じている画素で ある。

【0012】図3において、tgs1は、ゲート駆動回 路からのゲートパルスVgがハイレベルに変化してから データ信号が出力される(LPの立ち上がり)までの期 間であり、tgs2は、ゲートパルスが変化し始めてか ら出力準備期間の開始 (LPの立ち下がり) までのずれ の期間であり、toは、ソース駆動回路の出力抵抗が高 抵抗となる期間である準備期間であり、ここではtgs 2 = tgs1 - toであり、tgeはVgの立ち上がりからVcomの立ち上がりまでの期間であり、 ΔVct は、Vcom・AとVcom・Bとの差、すなわち、到 達電圧の差である。

【0013】また、図3の(c)においては、1水平期 間中にコモン電圧の目標電圧が設定されているようすを 破線の表現によって示し、さらに前記画素Bと比較され るべき画素Aについてのコモン電圧の到達電圧をあわせ て示した。ソースバスラインに表示データ信号を供給す るソース駆動回路として、その出力抵抗が一定期間(通 常1~3μs程度)数MΩ程度の高抵抗となる期間すな わち出力準備期間(以下、単に準備期間ともいう) to のあるものを使用したばあいは、データ信号(図示せ ず) は前記出力準備期間ののち、出力制御信号LPの立 ち上がり時点で出力を始める。ゲートパルス(走査信 号)Vgはソース駆動回路の出力準備期間よりも時間t gs2だけ前にハイレベルに変化するように、通常はt $g s 2 = 1 \sim 3 \mu s$ 程度に設定される。

【0014】したがって、ゲート駆動回路からのゲート パルスVgがハイレベルに変化してからデータ信号が出 力されるまでの期間 tgs1は、tgs1=tgs2+ 準備期間となる。また、コモン電圧の極性反転は、通常 ソース駆動回路の準備期間内に設定されるので、ゲート パルスVgがハイレベルに変化してから極性反転された コモン電圧が立ち上がるまでの時間 t g e は、 t g s 2

[0015]

【発明が解決しようとする課題】共通電極である対向電 40 極には交流化されたコモン電圧が印加されるが、液晶表 示パネル内部ではコモン電圧は対向電極と他の電極との あいだの容量および対向電極の抵抗によって到達電圧が 遅延を生じるので、TFTがオフするまでの1水平期間 では目標値である目標電圧に到達できない。

【0016】また、コモン電圧の到達電圧は1ゲートバ スラインにおける全画素の表示内容によって異なる。図 4は、クロストークが生じる表示パターンを説明する説 明図である。図中、点A、Bは、ある画素を示してお

50 り、また斜線で表現した部分が黒表示BLであり、それ

20

30

. 5

以外は中間階調表示MDであることを示している。さらに、一点鎖線の表現により画素AまたはBを含むゲートバスラインをそれぞれ示した。

【0017】たとえば、図4に示すような中間階調表示 のラスタパターンの上に黒表示を重ねるようなウィンド ウパターンを表示したばあい、図4中に示した画素Aを 含むゲートバスラインにおける全画素の表示内容と示し た画素Bを含むゲートバスラインにおける全画素の表示 内容は互いに異なっている。すなわち、画素Aを含むゲ ートバスラインにおける全画素の表示内容は、すべて中 間階調表示MDであるのに対し、画素Bを含むゲートバ スラインにおける全画素の表示内容は、黒表示BLと中 間階調表示MDとの両方を含んでいる。このような表示 内容の違いにより、画素Aを含むゲートバスラインに比 べて画素Bを含むゲートバスラインを走査するほうがコ モン電圧の到達電圧の遅延が大きくなるので、このとき パネル内部のコモン電圧は図3に示すように、画素Bに かかわる到達電圧すなわち画素Bを含むゲートバスライ ンについてのコモン電圧の到達電圧Vcom・Bは、画 素Aにかかわる到達電圧すなわち画素Aを含むゲートバ スラインについてのコモン電圧Vcom・Aよりもつね に低くなる。

【0018】したがって、コモン電圧の到達電圧と目標電圧の差は画素Bの方が大きくなる。このような状況のもとで前述の信号タイミングチャートにしたがってTFT-LCDを駆動したばあい、画素Bに印加されるコモン電圧は画素Aに印加されるコモン電圧に比べて到達電圧の差ΔVctだけ小さくなり、画素Bが画素Aに比べて明るい表示となるクロストークが発生する。

[0019]

【課題を解決するための手段】本発明の液晶表示装置ではゲートパルスがハイレベルに変化するタイミングをソース駆動回路の出力抵抗が高抵抗となるいわゆる準備期間内に設定することにより、TFTがオフする直前のコモン駆動回路の負荷を実効的に減少させ、遅延が生じているコモン電圧の到達電圧をオーバーシュートさせて、遅延を生じていない到達電圧との差ΔVctを補償してクロストークを抑制することを特徴とする。

【0020】このために本発明の液晶表示装置は、走査信号が入力される複数本の走査線、該複数本の走査線と交差しており、かつ、表示データ信号が入力される複数本の信号線、および前記走査線と前記信号線とのそれぞれの交点に能動素子としての薄膜トランジスタが設けられてなる基板と、共通電極が設けられてなる対向基板と、前記基板および前記対向基板のあいだに介在されてなる液晶と、前記走査信号を前記走査線に出力する走査線駆動回路とからなる液晶表示装置であって、前記走査信号がハイレベルに変化するタイミングが、前記信号線駆動回路の出力が高抵抗となる期間である準備

期間内に設定されてなることを特徴とする。

【0021】前記タイミングが、前記準備期間の開始の時点よりも 0.5μ s後から前記準備期間の終了する 0.5μ s前までに設定されてなることが、前記準備期間が $1\sim5\mu$ sであり、かつ、この期間内にVgが変化するとともに、オーバーシュートしたVcomがある程度所望の電圧に減衰する必要があり、その値としてそれぞれ 0.5μ s必要であるという点で好ましい。

6

【0022】前記タイミングが、前記準備期間の開始の 10 時点よりも 0.5μ s後から 1.5μ s後までに設定されてなることが、前記準備期間が $1\sim5\mu$ sであり、かつ、この期間内にVgが変化するとともに、オーバーシュートしたVcomがある程度所望の電圧に減衰する必要があり、より減衰を確実にするため、その値として 1μ s必要であるという点で好ましい。

【0023】前記準備期間の長さが1~5μsであることが、前記準備期間が長すぎると所望の電圧を画素に充電する実効的な充電時間が小さくなり、コントラストの低下や、クロストークの増加などの画素劣化の原因となり、また、小さすぎるとゲート信号の遅延の影響により、次ラインのデータを再充電することになり文字のにじみなどの画質劣化などの不具合が発生するので、これらの不具合の発生を防止する点で好ましい。

【0024】本発明の液晶表示装置の駆動方法は、複数本の走査線および複数本の信号線ならびに画素ごとに薄膜トランジスタが設けられてなる基板と、共通電極が設けられてなる対向基板と、液晶とからなる液晶表示装置の駆動方法であって、(1)前記共通電極にコモン電圧を供給し、(2)前記走査線に走査信号を入力し、かつ前記信号線に表示データ信号を入力して前記画素ごとに前記薄膜トランジスタをオンオフして液晶表示し、

(3)前記画素のうちコモン電圧の到達電圧が遅延を生じている画素を含む走査線について、当該画素を含む走査線についての到達電圧をオーバーシュートさせることにより、到達電圧が遅延を生じていない画素を含む走査線についての当該到達電圧との差を補償してクロストークを抑制することを特徴とする。

【0025】前記表示データ信号を供給する信号線駆動 回路の出力抵抗を高抵抗に切りかえることによって、前 20 記到達電圧が遅延を生じている画素を含む走査線についての当該到達電圧をオーバーシュートさせることが、通常、クロストークを低減させる(ΔVctを減少させる)ためには共通電極の抵抗を減少させたり、Vcom発生 回路の駆動能力増加をはかるなどの手段が考えられるがいずれの手段もあらたなコストが発生するが、Vcom をオーバーシュートさせる方法はあらたなコストの発生がない点で好ましい。

【0026】前記信号線駆動回路の出力抵抗を高抵抗に 切りかえる期間である準備期間の長さが $1\sim5~\mu$ sであ 50ることが、この期間が長すぎると所望の電圧を画素に充

電する実効的な充電時間が小さくなり、コントラストの 低下や、クロストークの増加などの画質劣化の原因とな り、また、小さすぎるとゲート信号の遅延の影響によ り、次ラインのデータを再充電することになり文字のに じみなどの画質劣化などの不具合が発生するので、これ らの不具合の発生を防止する点で好ましい。

[0027]

【発明の実施の形態】以下、添付図を参照しつつ、さら に詳細に本発明の液晶表示装置について説明する。

【0028】実施の形態1

本発明の実施の形態1にかかわる液晶表示装置の構成は 従来と同様であるので、その説明を省略し、クロストー クを抑制しうる駆動方法について説明する。まず、ソー ス駆動回路の準備期間のタイミングのとり方について説 明する。図1は、本発明の実施の形態1にかかわる、1 水平期間における信号タイミングチャート図であり、出 カレベルの高低により図式的に示しており、図1は図3 と同様に表現されている。図1において、図1の(a) のVgはゲートバスラインに印加されるゲートパルスで あり、図1の(b)のLPはソースバスラインに印加さ れる表示データ信号V s の出力制御を行う出力制御信号 であり、図1の(c)のVcomはコモン電圧の到達電 圧であり、Vcom・Aは、画素Aにかかわる到達電 圧、すなわち、ある画素Aを含むゲートバスラインの到 達電圧であり、Vcom・Bは、画素Bにかかわる到達 電圧、すなわち、ある画素Bを含むゲートバスラインの 到達電圧である。ここでは、画素Aが、到達電圧が遅延 を生じていない画素であり、画素Bが、到達電圧が遅延 を生じている画素である。

【0029】また、tgs1は、ゲート駆動回路からの ゲートパルスVgがハイレベルに変化してからデータ信 号が出力される(LPの立ち上がり)までの期間であ り、tgs2は準備期間の開始(LPの立ち下がり)か らゲートパルスが変化し始めるまでのずれの期間であ り、toは、準備期間、すなわち、ソース駆動回路の出 力抵抗が高抵抗とされる期間である出力準備期間であ る。図3に示される従来例では、Vgの立ち上がりの方 が先であるため、tgs2は、ゲートパルスが変化し始 めてから準備期間の開始までの期間としたが、図1に示 される本実施の形態においてはVgがハイレベルに変化 するタイミングが準備期間内に設定されるので、tgs 2は、準備期間の開始から V g が変化し始めるまでの期 間となる。このため、tgs2は、前記ずれの期間とし て表わした。したがって、ここでは、tgs2は、tg s2 = to - tgs1 $var{c}$

【0030】tgcは、準備期間の開始の時点から、V comの立ち上り時点までの期間であり、tgxはVc om・Bがオーバーシュートするオーバーシュート期間 であり、ここではtgxはtgcに等しく、tgyは、 Vcomが充電される期間のうち、Vcom・Bがオー 50 は、図1に示すように、ソース駆動回路が高抵抗に切り

バーシュートする期間を除いた期間である。

【0031】本実施の形態1においては、準備期間to の長さは、 $1 \sim 5 \mu s$ とする。このように準備期間 toを1~5 µ sとするばあい、tgs1は、準備期間の開 始の時点よりも 0. 5 μ s 後から準備期間の終了する 0. 5 μ s 前までの範囲、とりわけ準備期間の開始の時 点よりも0. 5 μ s 後から1. 5 μ s 後までの範囲で設 定するのが好ましい。このように、走査信号がハイレベ ルに変化するタイミングが、準備期間の開始の時点より 10 も 0.5 μ s 後から準備期間の終了する 0.5 μ s 前ま でに設定される理由は、準備期間が1~5 µ s であり、 かつ、この期間内にVgが変化するとともに、オーバー シュートしたVcomがある程度所望の電圧に減衰する 必要があり、その値として O. 5 μ s 必要であるためで ある。

【0032】また、別の好ましい例として、走査信号が ハイレベルに変化するタイミングが、準備期間の開始の 時点よりも0. 5 μ s 後から1. 5 μ s 後までに設定さ れる理由は、準備期間が1~5μsであり、かつ、この 期間内にVgが変化するとともに、オーバーシュートし たVcomがある程度所望の電圧に減衰する必要があ り、より減衰を確実にするため、その値として1μs必 要であるためである。本実施の形態においては t g s 2 を1μs程度に設定し、Vgがハイレベルに変化するタ イミング(TFTがオフするタイミング)をソース駆動 回路の準備期間内に設定する。すなわち、 t g s 1 + t g s 2 = 準備期間とする。また、コモン電圧の極性反転 のタイミングは、ソース駆動回路の準備期間内に設定す る。

【0033】つぎに、前述したように走査信号がハイレ ベルに変化するタイミングを準備期間中に設定したばあ いの駆動方法について説明する。まず、共通電極である 対向電極にコモン電圧を供給したのち、走査線に走査信 号を入力し、かつ信号線に表示データ信号を入力して画 素ごとに薄膜トランジスタをオンオフして液晶表示す る。このとき、コモン電圧の到達電圧が遅延を生じてい る画素、たとえば図1における画素Bを含むゲートバス ラインについての到達電圧Vcom・Bを、オーバーシ ュートさせて、遅延を生じていない画素、たとえば図1 40 における、画素Aを含むゲートバスラインについての到 達電圧Vcom・Aとの差を補償する。すなわち、出力 制御信号をロウレベルに変化させてソース駆動回路の出 力抵抗を髙抵抗に切りかえることによって画素Bを含む ゲートバスラインの到達電圧Vcom・Bをオーバーシ ュートさせることができる。このとき、ソース駆動回路 が高抵抗となっているため、コモン駆動回路の負荷は実 効的に減少することになる。

【0034】コモン駆動回路の負荷が実効的に減少する ことにより、このときの図3の画素BのVcom波形

9,

替わる瞬間にオーバーシュートを起こす。このように、 $Vcom\cdot B$ をオーバーシュートさせるためにソース駆動回路の出力抵抗を高抵抗に切りかえて、つぎの水平期間にかかわる準備期間 to を開始させる。この準備期間の長さは $1\sim 5$ μ s に設定する。このように、ソース駆動回路の出力抵抗を高抵抗に切りかえる期間の長さを設定する理由は、この期間が長すぎると所望の電圧を画素に充電する実効的な充電時間が小さくなり、コントラストの低下や、クロストークの増加などの画質劣化の原因となり、また、小さすぎるとゲート信号の遅延の影響により、次ラインのデータを再充電することになり文字のにじみなどの画質劣化が発生することなどの不具合が発生するので、これらの不具合の発生を防止するためである。

【0035】このオーバーシュートによる波形の変動は、Vcom回路の負荷が減少するために起こるので、変動の方向は図3に示す ΔVctを補償する方向であり、図3に示すように、Vcom・BがVcom・Aよりも低レベルにある期間tgyにおけるVcom・BとVcom・Bがオーバーシュー 20トしてVcom・Aよりも高レベルにある期間tgxにおけるVcom・BとVcom・Aとの差とを補償するように ΔVctを補償することにより、クロストークが低減される。このようにオーバーシュートさせる期間の長さtgxを変えることにより、前記 ΔVctの補償の程度を変えることができる。また、このようにオーバーシュートの大きさ、期間の長さは表示電極容量および共通電極抵抗などで決まるため、様々な負荷(様々な大き

さのLCD) に対して最適値を設定できる。

[0036]

【発明の効果】以上に説明したように本発明では、TF Tがオフするタイミングをソース駆動回路の出力抵抗が 高抵抗となる準備期間内に設定することにより、TFT がオフする直前のコモン駆動回路の負荷を実効的に減少 させて、ソース駆動回路の出力抵抗が高抵抗となる瞬間 にコモン電圧に、意図的にオーバシュートを発生させる ことにより、表示内容の違いによるコモン電圧の到達電 10 圧の差を補償して、クロストークを抑制することができ る。

【図面の簡単な説明】

【図1】本発明の実施の形態1の液晶表示装置の信号タイミングチャート図である。

【図2】従来の液晶表示装置の等価回路図である。

【図3】従来の液晶表示装置の信号タイミングチャート 図である。

【図4】クロストークが生じる表示パターンを説明する 説明図である。

20 【符号の説明】

- 1 TFT
- 2 表示電極
- 3 対向電極


Vcom・A 画素Aにかかわる到達電圧

Vcom・B 画素Bにかかわる到達電圧


to 準備期間

tgx オーバーシュート期間


【図1】



【図2】



【図3】



【図4】

